JA 0112348 JUL 1983

(54) SEMICONDUCTOR DEVICE

~(11) 58-112348 (A)

(43) 4.7.1983 (19) JP


(21) Appl. No. 56-211715

(22) 25.12.1981

(71) FUJITSU K.K. (72) NOBUHIKO MIZUO (51) Int. CP. H01123/12,H01123/48

PURPOSE: To obtain a chip carrier mounted semiconductor device having a struc-CONSTITUTION in a structure wherein the mount density is most enhanced.

semiconductor memory devices 35 are erected and arranged on the wiring substrate in a state that each is contacted on the upper and lower surfaces, and the pin external conductive terminal 21 of each semiconductor memory device 35 is inserted into a fixed through hole 37 in the wiring substrate 36, then soldered and fixed. On a coat external conductive terminal 22 the common signal terminal in each memory device 35, a series of common signal wires constituted respectively of conductor 39 are soldered at every row. Two pieces of the pin external conductive terminal are provided, but any number of pieces are available as required. Or, one, which is bar form and formed by burying one end in the carrier, can be also used. While, the cap can be formed of ceramics. Further, it is applicable to a metallic package and a plastic package.



.10以中導体ICナップ、11はポンティング・ 指 イスナド、12はアルミニウム(A4)40ポンデ ② ごくとグ・タイナ、1 3は金(A 4)/ビリコン (81)産を示している。

このような制造を有する従来のチップ・キャリ アに実装された半導体IC袋底は、計算機システ **人等に配設される配線基根に対して底面を下にし** : 广 ・ て水平に(平皿)実装される。その実践状態を示 したのが第2回で、戦中14位首記テップ・キャ サ丁夫装得点の半導体IC装置、15はセラモタ ス式るいはプラスナクスにより形式された配益基。 板、16世紀銀ポターン、6世前紀外開領子、17 は平田等のろう材を表わしている。

> 上記のように従来のナップ・キャリア実装構造 の半導体IC袋間に於て紅記録基準に対して干値 天袋がせされるために、ナップ・キャリアの干薬 後によって実験密度が制築され更に実業密度を再 めるととができなかった。

## (4) 発明の目的

- 4

本発明は上記問題点に能み、配館基板に対して

ア・ヤーリアで3上に何えば金属ヤャップであが 対策されてもっている。もか貧犯ナップ・キャリ ア23に於けるピン状外部導電網子21は、強常 構造の内部配置でももからナップ・キャリアでる ・の一個語に低出された外部配線は7m上に鉄/二 ッケル企会等法官の紹子対表からさる例えばピン 秋打抜き加工片が低ろうまる時によりろう付けさ れて形成され、又被請状外部導電箱子22位内部 配置えるもからナップ・キャリアススの世紀以外 の三気能に導出された外部配置 2 7 % 上に会めっ 「きながぬされて形成される。そして単導体メモリ ・ナップでもは通常構造のナップ・スポージです ・上に点/シリコン合会80年を介してろう付ける "れ、例えば鮮牛導体メモリ・ナップ240ナップ \*・・・・セット処子等テップ回省の信号が祀るれるパ プド加子は18とピン状外部は電加子に接続する ・内部配紙をもしとがアルミニタム等のポンディン 『グ・ワイヤる1により参談される。又入出力増予、 ` 毛根菓子等もメモリ・チップに対して失道に記載 「されるペプト加子316と被談状外部海洋加子22 乗車に装着するととが可能を構造を有するナ ・キャリア突接の単導体装置を提供し、実施 を向上せしめるととを目的とする。

## (4) 発明の構成

本発明は単導体袋質に於て、単導体チップが、 ---外部質節にピン状の導電増子を有し他の外部質 面に被算状の減増地子を有するナップ・キャリア 化夹袋されてなるととを特象とする。

## (1) 発明の実施例

以下本発明を、半導体メモリ袋獣に於ける一貫 推奨化ついて、抗る菌化示す。上面図代。食面図何。 A-A'矢視新面図付。下面図闩、及び何よ題に 示す実装方法に於ける一実施例の上面数代。作品 個何を用いて評細に収明する。

本発明を連用した半導体メモリ装置は、何えば 息3回(1)。何。付。付に示すよう、一貫悪に何え ば2〔本〕のピン状外部導奪増予21が配登され、 佐の三角面に反复数の被換状外部導管伸子 2.2 が 配設されたセラミッグ・チップ・キャギアで3件 化単級体メモリ・テップでもが共英され、はテッ 🏰

化装炭する内部配益26%とがポンディング・ワ イヤるまにより要好される。本発表の概念に於て は、通常とのようにピン状外部導電炉子21モナ ップ・セレクトは子等各メモリ英変に固有を保分 却子とし、被ੜ状外部神モ雄子22を入出力増子 式るいは電源菓子寺名メモリ袋鼠に対する共通会 サのほ子とする。 そして上記のように半事体メモ リ・テップ24が失失されたテップ・キャリア2 上面に形成されている通常構造の対止枠33上に 鉛/綿合会等のろう材る4を介して会員キャップ 25が気管にろう付けされてもっている。

本発表の構造を有する単導体装置は盆単導体は 愛に記録されたピン状外部 導電地子を介して配信 基板上に立てて矢袋するととができる。

据4回は前記実施例に示した半導体メモリ鉄 の実装例を表示したもので、簡中21はピン状態 部項電腦子(劉智俊分類子)。22位被數於於原 福祉加子(共通名分類子)、23はセラ(ッグ) ナップ・キャリア、28は金属キャップ、3(質 なろうが、38位単導体メモリ会配、36位

好英族帮政化款: **を取い至せす 間子** 立て並べられ、名 外部华军用于2.1 スルーホールコア 早される。 せんて, 在分類子である被目 対象にそれぞれ得る 並が牛田付けされる をか上記気油質に 2〔本〕設けたが。。 さしつかえない。又は で一種がキャリア内は

7. 26 a & G 2 6 b L 6 拉外等配差。2 8 放棄 テーツ、30日金/シリ b はペッド畑子、3 2 は 33位男主称、34位5 9供量、3·6位配量基础、 3 8 红华田、 3 9 红褐麓 5

OT6 Ah. X++,

6.臭い。更に又本発明

ナックペッケージにも

代理人 弁理士

さて、半導体ナップが、 管理子を有し他の外部側 有するナップ・キャリア 無数とする。

「メモリ鉄能に於ける一典 に示す上面型(1)。 無面型(4)。 下面型(4)、及び第4型(5) 一製施例の上面型(1)。 何面 明する。

場件メモリ教教は、何えば ドに示すよう、一質医に何え ・医場合領子21が記録され、 つ被談状外部場合用子22が ア・ナップ・キャリア23円 ップ24が実装され、抜ナッ

26 ポポンティング・ワ される。本発明の報点に共て ピン状外部選挙#子21をナ 格告メモリ狭理に監督な信号 |福福電업子22を入出力報子| 16メモリ 装置に対する共通信 として上記のごグドギ海体メモ 長後されたナップ・デッタ 723 いる油水構造の対土井3、3 上に う材まるを介して全異キャップ 付けされてむっている。か・ 有する電源体製金は哲學媒体質 !ン状外部海電路子を介して配置 東美するととかできる。 されの 兵権例に示した半導体ノモリ したもので、田中かしはビンギ アンコンは食品やイン

ナノス等からたる記蔵基板、37 3 8以平田、3 9以移蔵を扱わ

16 数据 4 回は最も実装質度を高めた実装例で、 を実践構造に於ては、単導体メモリ装置 3 5 位上。 ができまったが新し合う状態で配離基板 3 6 上に 立て並べられ、6 単導体メモリ鉄度 3 5 のピン状 外部等を増子 2 1 が配離基板 3 6 に於ける所定の スルーホール 3 7 に 3 し込まれ 単田付けされて間 足される。そして各メモリ鉄度 3 5 に於ける共進 位分類子である被膜状外部等を増子 2 2 上には各 列像にそれぞれ場触 3 9 からなる一進の共通信が 誰が単田付けされる。

を少上記其其例に於てはピン状外部場を相子を 2 (本)設けたが、該相子は必要に応じ何本でも さしつかえない。又数ピン状外部導を相子は非状 で一郎がキャリア内に最め込まれて形成されたも のでも良い。又キャップはセラミックスであって も良い。又に又本提明は金属ペッケージ。プラス ナックペッケージにも適用するととができる。

プ、26a及び26bは内部記載、27a及び27 bは外部記載、28は扱うう、29はテップ・ス テージ、30は全/シリコン合金、31a及31 bはペッド相子、32はポンディング・ワイヤ、 33は対止枠、34はろう材、36は半導体メモ リ鉄度、36は配慮基製、37はスルーホール、 38は中国、39は準備を示す。

· 代本人 介定士 & 男 安阳

は 発明の効果

以上収明したように本発明の構造を有する半導体装置は、配離高級上に立てて実装するととができる。そとで減く図に示すような配離高級上への実装方法が可能であり、図からも明らかなように使来の平面実装構造に比べて実装管理を大幅に向上せしめるととができる。


使って本発明は計算機システム等の高速化、小 取化に対して有効である。

## 4. 最初の相単な数例

第1回に従来構造の断面図付及び下面図付、第 2回に従来の突接構造の断面模式図、第3回は本 発明の半導体疑似に於ける一変推列の上面図付。 便面即付。 A ~ A \* 矢板断面図付。下面図付で、 第4回は本発明の半導体装置に於ける一変が何の 上面図付及び側面図付である。

間に於て、21はピン秋外部将電線子(財産信号維子)、22は被額秋外部将電線子(共通信号維子)、23はセラミック・テップ・キャリア、24は半導体メモリ・テップ、25は全員キャッ

表 1 四








表 2 图




-239- BEST AVAILABLE COPV

CODAYS BY

(4)





BEST AVAILABLE COPY